人工智慧（AI）時代持續推升對高頻寬記憶體（HBM）的龐大需求，然而現行 HBM 昂貴的封裝成本與複雜布線，已成為 AI 晶片跨越「記憶體牆」的巨大瓶頸。根據最新外電報導，半導體巨頭英特爾（Intel）於 2026 年 7 月 2 日 公開了一項突破性的全新專利，揭示名為 Cross-Batch Memory（XBM） 的超高頻寬記憶體架構。該架構跳脫傳統 HBM 對昂貴矽中介層（Silicon Interposer）的依賴，全面改採標準化的 UCIe（Universal Chiplet Interconnect Express） 介面，預期將全面顛覆現有的封裝生態，而與英特爾生態系緊密綑綁的聯電集團（聯電 2303、智原 3035、欣興 3037），可望迎來涅槃重生的黃金成長期。
英特爾 XBM 兩大變革：直擊 HBM 成本與良率痛點
外媒《Tom’s Hardware》指出，英特爾這項最新曝光的 XBM 專利架構，其核心目標是在維持 HBM4 封裝尺寸的前提下，大幅降低封裝成本並改善製造良率。相較於現行 HBM 複雜的 3D 堆疊，XBM 帶來了兩大顛覆性的技術轉變：
-
結構設計後段化：傳統 DRAM 記憶體單元建構於前段製程矽層，而 XBM 則改採薄膜電晶體（TFT），將 1T1C（一個電晶體、一個電容）記憶體單元直接移至後段製程（BEOL）的金屬配線層中。這讓英特爾得以將記憶體區塊直接堆疊於邏輯電路之上。
-
介面全面 Chiplet 化（導入 UCIe）：XBM 不再採用 HBM 的超寬平行實體層介面，而是將資料序列化後，透過傳輸速率達 32 GT/s 的標準化 UCIe 連線進行傳輸。這種原生 Chiplet 的設計，能徹底擺脫對高成本矽中介層的依賴，大幅簡化封裝流程。此外，XBM 內建自我修復機制與備援通道，可大幅提升超高層數記憶體堆疊的整體良率。
原生 Chiplet 潮來臨！聯電集團生態系成最大贏家
隨著英特爾大舉推動以 UCIe 介面為核心的 XBM 記憶體與 Chiplet 異質整合架構，全球半導體設計與封裝供應鏈正迎來洗牌。在台股市場中，聯電集團憑藉著從「架構設計、晶圓製造到載板材料」的完整垂直整合生態，被視為此波技術革新的最大受惠者：
1. 智原 (3035)：卡位 UCIe 生態系，先進封裝 ASIC 總包商
智原已成功轉型為跨晶圓廠的全球 ASIC 整合者，並且身為英特爾代工服務（IFS）與先進封裝聯盟的重要夥伴。XBM 架構高度依賴 UCIe 介面的序列化與反序列化（SerDes）處理技術，智原本身具備強大的先進封裝與 Chiplet（小晶片）設計整合能力，可協助全球客戶快速導入基於 UCIe 標竿的自研 AI 晶片架構，受惠程度最為直接。
2. 聯電 (2303)：與英特爾深度結盟，特殊製程與 3D 整合基地
聯電近年與英特爾在 12 奈米 FinFET 製程平台上展開深度合作，雙方在晶圓代工與後段技術的研發默契十足。XBM 的基底晶粒（Base Die）需要處理大量 I/O 訊號路由，這類具備高效能、低功耗特性的特殊製程晶粒，正是聯電發揮高性價比特殊製程（如 22/28 奈米及中介層技術延伸）的最佳舞台。集團在矽光子與 CPO 領域的超前布局，也將與新型態的高速傳輸架構產生綜效。
3. 欣興 (3037)：MoP 新型態封裝，高階 ABF 載板不可或缺
英特爾在 XBM 專利中特別強調了 Memory-on-Package（MoP） 與「反向懸伸」等新型態封裝結構，旨在降低 Z 軸高度並取消傳統補強框。身為全球美系 CPU/GPU 大廠高階 ABF 載板核心供應商的欣興，其深耕的 AI 晶片載板與光電整合基板技術，將是承載這類高度整合、新型態多晶片（Multi-Die）系統架構的關鍵底座，隨著晶片設計走向更輕薄、高密度的封裝，欣興的高階載板價值量將進一步大增。
法人:大廠戰略互補 聯電集團股票深具中長期投資價值
雖然英特爾 XBM 技術目前仍處於專利布局階段，後續仍須面對 UCIe 32 GT/s 規格上限及後段製程量產可行性的考驗。但法人分析指出，這項技術的曝光無疑為市場指明了 「利用 Chiplet 標準化介面降低 AI 記憶體封裝成本」 的必然趨勢。
聯電集團內部分工明確：聯電負責產能與製程基礎、智原主導先進設計接口與 UCIe IP 導入、欣興則提供頂級載板材料支撐。在 AI 自研晶片（ASIC）及開放式小晶片生態系大行其道的未來，聯電集團三雄「涅槃重生」的技術底蘊與集團綜效，無疑是投資人在布局下一代 AI 基礎建設時，不容忽視的標的。
