儘管時序已進入二○二一年,但半導體產業界知名的「摩爾定律」(Moore’s Law),現階段仍是主宰全球積體電路應用板塊市場、工程製造廠商,不斷往前、推進的最主要驅動力。
傳統而言,摩爾定律建構於製程微縮技術,隨著各家晶圓製造廠(IDM、Foundry)不斷向前推進更微縮、更高階製程的結果,單位晶片面積上的電晶體數量,每二年理應呈現倍增結果;由一九六五到二○二一年,共長達六六年來推算,電晶體今日的數量應該可以增長達八六億顆,此與蘋果(Apple)最新智慧型手機iPhone 12的應用處理器(Application Processor:AP)¬—A14,電晶體數量達一一八億顆相去不遠。
效能、功耗、面積、價格 晶片超越摩爾定律四大關鍵
不過,單憑製程微縮,已經無法符合傳統摩爾定律所預期的效能提升要求,取而代之的是超越摩爾定律 (More than Moore) ,一顆晶片所需考量者,已不再僅止於關注電晶體的關鍵尺寸與數量,更包含:PPAC四個項目——即Performance(效能)、Power(功耗)、Area(晶片面積)、Cost(價格)。
為了倍增單位IC晶片面積上的電晶體數量,電晶體設計的標準單位高度,因此也跟著微縮製程。在封裝製程上,更由傳統封裝製程,轉變成先進的2.5D、3D異質整合封裝製程,大大提升晶片效能,但同時,也因此增加封裝製程的工藝技術複雜度。
為了讓運算資料不須因為頻繁地進出微處理器,而浪費了資料傳遞時間與運作功耗,電腦架構方面則引進了記憶體內運算 (in-memory computing;IMC)概念,提升微處理器晶片運算效能。
過去將近半個世紀以來,全球產業界IC邏輯製程的研發歷程,由最初的垂直整合製造大廠(IDM)英特爾(Intel)獨領風騷;九○年代,多家爭鳴、競爭白熱化,市場競爭同業積極挑戰英特爾不可動搖的霸主地位,經過多年的市場競爭、優勝劣敗汰除後,近幾年最後又定於一尊。
儘管邏輯製程的產業競爭稍有止歇,但另一塊更加激烈的競爭戰場—開發先進封裝技術,多年前早已展開,各家國際晶圓製造大廠(IDM、Foundry),都有自行研發的製程解決方案,並已陸續實現於旗下高階代工服務產品中。
例如:英特爾提出的Foveros與嵌入式多晶片互連橋接(Embedded Multi-Die Interconnect Bridge;EMIB)、韓國三星電子(Samsung)提出的整合式疊層封裝(Integrated Package-on-Package;iPOP)與扇出型面板級封裝(Fan-Out Panel Level Packaging;FOPLP) & FOPLP-PoP,以及台積電(TSMC,2330)提出的3D Fabric平台(包含SoIC、InFO、CoWoS…等等)。
半導體產業創新靠先進封裝 能否向前推進是成敗關鍵
發展速度逐漸加快的全球「先進封裝」市場,正持續吸引著半導體供應鏈各板塊領域巨擘,包括:台積電(TSMC)、英特爾(Intel)、三星(Samsung)、安可(Amkor)、日月光(ASE)等不同領域的半導體巨擘,活躍於該市場,充分把握市場發展價值。先進封裝技術目前已經成為半導體產業創新、向前再推進的重要關鍵,繼續推動產業參與者探索新領域,同時也進一步成為彌合IC晶片、PCB之間發展差距的重要關鍵。
先進封裝技術發展,現階段正從原本的封裝基板平台應用,逐漸轉移至IC晶片間整合封裝的更高階技術層次,這一產業發展轉變,正好為台積電、英特爾、三星等半導體巨擘,提供展示其技術實力的最佳機會平台,同時也助益它們成為全球半導體產業,新世代先進IC封裝技術的領先群。特別於開發創新先進封裝平台——自原本的扇出型(InFO)封裝,到2.5D Si中介層(CoWoS),直至3D SoIC階段,台積電已經成為上述幾個領域的主導大廠。
成長最快的先進封裝平台 3D/2.5D堆疊和扇出
先進IC封裝製程,目前已成為全球半導體產業持續創新、向前推進發展的重要關鍵,對於縮短IC晶片、PCB二者間,立體堆疊製程的物理間距,相當重要。
半導體產業正持續開發可應用於微縮技術藍圖、功能藍圖的新世代產品,儘管目前整體市場上,僅剩三家主要、大咖的半導體晶圓製造廠參與者,而且製程微縮步調似已出現放緩跡象,但製程微縮發展藍圖,預料仍可望延續至七奈米以及更高階先進製程。
就實現功能藍圖的規劃目標而言,使用晶圓製造商的異質整合技術,並搭配先進IC封裝技術的強力奧援,將因此變得更為重要。確實,先進的半導體IC封裝技術,可以透過增加功能性以及持續提高性能,同時透過降低成本的方式,進一步增加半導體產品價值。
就IC晶片製程應用的高階、低階市場上,產業界正積極針對消費者需求、性能、專門應用等領域,開發各種多晶片封裝,如系統級封裝(SiP)、2.5D Si中介層(CoWoS)封裝、扇出型(InFO)封裝,這些不同封裝製程的應用,將可滿足與異質IC晶片整合所需具備的相關功能性,以及更快的上市時間等客戶下單需求。
就各種先進IC封裝技術而言,覆晶封裝(flip-chip,FC)於二○一九年時,約占全球整體市場營收八三%比重。但是,預估到二○二五年時,其市占率將進一步下滑至約七七%;但3D堆疊、扇出型封裝技術市占率,則將從二○一五年時成長五%,至二○二五年時,進一步分別成長達一○%、七%。3D堆疊、扇出型封裝技術,將持續分別以令市場人士印象深刻的二一%、一六%速度成長,穩步提高其於各種應用中的獲得採用比率。
全球半導體3D IC堆疊市場的成長,主要由3D記憶體——高頻寬記憶體(HBM)、3D DDR DRAM、基於2.5D中介層的裸晶分區和異質整合、3D NAND和堆疊型CIS、Foveros、3D SoC等封裝技術所帶動。
因受惠於不同商業模式新進業者的加入市場,整體扇出型封裝市場預料也將有望出現強勁成長。
扇入式晶圓級封裝(WLP)技術市場,主要由行動裝置應用所主導,二○一九年至二○二五年期間,CAGR為三.二%。嵌入式晶片儘管市場規模較小,但預計未來五年內,受惠於電信及基礎設施、汽車和行動裝置應用市場的同步帶動下,CAGR將可達一八%。
台積電「SoC先進封裝製程」,目前應用、下單代工、出貨量規模最大的客戶、代工產品者,為蘋果(Apple)的「A14 Bionic SoC」AP處理器。從Apple所公開的硬體相關資訊內容,以及其它已公開發表的分析技術文章中可以得知,此顆「SoC」主要包含一顆台積電最新五奈米製程節點的應用處理器(A14 Bionic AP),以及四顆由韓國三星製造共六GB的LPDDR4X記憶體(K3UHCHC0MM-VGCL RAM),「SoC封裝製程」則採用台積電所開發的「InFO_PoP」先進IC整合封裝技術。
二○一九年第二季時,台積電已領先完成全球首顆「3D IC」封裝晶片,當時即預計將於二○二一年正式量產。
台積電近幾年所推出「CoWoS」IC晶片封裝架構,以及「整合扇出型」封裝製程等,原本就是為了透過IC晶片的堆疊工藝、封裝製程,摸索「後摩爾定律」時代的製程推演路線,真正的3D封裝製程技術出現後,更進一步強化台積電「垂直整合服務」市場競爭力。
尤其未來「異質晶片」的整合堆疊製程,將會是重要應用趨勢。晶圓製造廠將處理器(CPU)、高頻記憶體、CMOS 影像感應器、微機電系統、數據晶片等IC晶片封裝在一起,有助於提升包含處理器在內的運算模組的運算效率,而先前的IC晶片封裝製程技術,只能概稱為「2.5D」。
未來,於IC晶片製程封裝不同工藝製程的晶片,將會發展成相當大的市場需求規模,使得半導體供應鏈的上下游串聯,更勢在必行。所以連原本身為IC晶圓代工廠的台積電,也須積極投入後端的半導體IC封裝高階、先進技術,預計日月光、矽品等原本的封測大廠,也將加速布建3D IC高階封裝製程的技術、產能。
不過,這並不是容易達成、快速量產的IC封裝製程技術,需要搭配困難度更高的製作工藝,如矽鑽孔(TSV)技術、導電材質填孔、晶圓薄化、晶圓連接及散熱支持等,料將因此進入新一輪技術資本競賽。
截至目前為正,台積電運用矽鑽孔(TSV)技術、導電材質填孔、晶圓薄化、晶圓連接及散熱支持等高階、先進「SoIC」封裝工藝技術的能力,相當地突出、卓越,也因而成功造就、取得了「SoC先進封裝製程」良率&量產 規模,領先市場競爭同業的強大優勢。
全球先進封裝市場動能強 五年內將達傳統封裝三倍
全球半導體供應鏈的所有參與廠商,目前正大力推動「先進封裝(Advanced Packaging;AP)」業務發展。
雖然因為受到新冠肺炎(COVID-19)影響,造成二○二○年全球先進封裝市場規模,預期將較前一年同期下滑六.八%。不過,Yole半導體、記憶體&運算事業部總監Emilie Jolivet表示,「我們仍非常樂觀地堅信這一市場將在二○二一年反彈,並較同期成長約一四%。」
Yole Korea封裝、組裝&基板事業部總監&首席分析師Santosh Kumar解釋:「預計2.5D/3D矽穿孔(TSV) IC、嵌入式晶片(ED)和扇出型(FO)封裝市場的CAGR營收成長最快,市佔率分別為二一.三%、一八%、一六%。從數位娛樂、遠端工作到數位業務規模的迅速擴展,由於COVID-19帶來的新用戶行為,塑造出更多數據驅動型產品,更進一步加速導入這些產品的腳步。」
例如:網路、行動、汽車領域的FO;資料中心、人工智慧(AI)/機器學習(ML)、CMOS影像感測器(CIS)、高性能運算(HPC)、3D NAND領域中的3D IC堆疊,以及行動和基地台、汽車領域的ED等。
由營收表現角度分析,二○一九年行動和消費市場,占整體先進封裝總營收八五%;Yole預估至二○二五年時,整體市場CAGR,有望達五.五%水準,占整體先進封裝市場總營收八○%比重。
根據Yole Développement最新調查報告指出,全球「先進封裝市場」於二○一九年至二○二五年之間,複合平均年成長率(CAGR)為六.六%,預估將帶動整體市場營收於此期間,增加達一倍以上。Yole先進封裝團隊預測,至二○二五年時,整體市場營收將突破四二○億美元,幾乎已達傳統封裝市場預期成長率(二.二%)的三倍之多。
隨著台積電進一步擴增「先進封裝製程」的產能規模,以滿足客戶代工需求,同時提高營收實績。
如此一來,台積電未來進一步增加支出、擴增高階先進晶圓代工、封裝製程產能後,相關「台積電先進封裝製程相關供應鏈」族群股,後市營運可望再獲挹注成長動能。